来源：上海技术物理研究所 作者：材器中心 刘丛峰 时间：2007-01-05 13:18:33 点击数：1663
在材料器件中心和研究生部的共同组织下，12月19日上海宏力半导体制造有限公司可靠性保证部主任工程师----王庆学博士为我所研究生和职工作了先进CMOS工艺及可靠性的学术报告，我所研究生和职工约四十人参加了会议。会上大家不仅就专业问题进行了认真的讨论，还就个人发展和就业等问题进行了交流，会场气氛非常热烈，整个报告会持续了近2个小时。
王庆学博士是我所05届博士毕业生，师从杨建荣研究员，在学期间发表学术论文20余篇。报告会上，材料器件中心研究生辅导员杨建荣研究员，勉励研究生和青年职工要潜心研究，不断提高自身的科研能力。最后还代表主办者感谢王庆学博士，希望他常来与大家交流。
学术报告提纲：
自Bell实验室发明第一个Transistor（1947年）以来，CMOS制程已进入超深亚微米（后CMOS时代），同时IC的集成密度已经达到Super Large Scale Integrity (SLSI)。Moore定律作为IC发展的经验规律将继续指导和预测着Si半导体工业的发展。减小MOS transistor的尺寸，既可以提高器件的性能，又有提高器件的封装密度、降低生长成本等一系列有利因素，并将继续作为Si半导体产业的原动力，推动IC快速发展。现阶段，无线通讯、消费电子、汽车电子和数字家电等领域已成为Si集成电路应用新的增长点。
90年代Si CMOS的特征尺寸已达深亚微米，Shallow trench isolation (STI)，Self-align spacer, LDD, Polycide, Plasma, RTP, DUV photolithography, Chemical mechanical polishing（CMP）等一系列先进制程大大提高器件性能的同时，也提高了IC封装密度。尤其CMP实现了wafer整片的平坦化，大大提高了光刻的对准精度，从而实现了multi-interconnect。Self-align spacer和LDD的采用大大提高了器件的抗hot carrier能力，从而了增强了CMOS的可靠性。Polycide的采用减小了Silicon与metal的接触电阻，从而大大减小了RC延迟。90年代Si CMOS的Backend仍以Al制程为主。AlCu合金的采用大大提高了Al的Electron migration （EM）抑制能力。Logic和Memory是IC产业的两大主导产品。进入21世纪后，CMOS特征尺寸继续减小，Gate oxide 的RC延迟已经小于Al interconnect 的RC延迟，为进一步提高器件性能，Cu interconnect得到了采用。由于没有合适Cu的干法刻蚀工艺，Dual damascene 得到了应用，这是Si IC工业发展的重要变革。Dual damascene不但实现了Cu interconnect，同时，与Al制程相比，也减少了Backend制程, 从而也节约了的IC制作成本。 SOI是IC新的发展方向，由于它的高抗辐射能力，器件间的完全隔离等优点，目前已成为Si半导体产业科学研究的重要领域。但由于隔离衬底的制备增加了工艺的复杂度以及成本，目前还没有实现大规模产业化，在CMOS 45nm技术节点，才有可能得到使用。
HCI, NBTI, GOI, EM, SM, ESD等仍然是IC所关心的重要可靠性课题。由于Gate oxide的厚度很薄，所注入的hot carrier将直接穿过，NMOS器件的HCI损伤将大大减弱，但由于Channel length的减小，横向电场的增强，PMOS的HCI效应大大影响了器件特性。NBTI已成为影响深亚微米PMOS性能的重要因素，Gate oxide/Silicon界面的氢和氮是影响NBTI的重要因素。由于工艺复杂，目前NBTI的物理机制并不清楚。NBTI是目前重要的研究课题。超薄Gate oxide 的众多物理特性不同于厚Gate oxide，其中soft breakdown 就是一个明显的物理现象，这为GOI提供了新的挑战。ESD是瞬态放电行为，为提高IC的抗ESD能力，采用合适材料以及制备工艺是非常重要的。另外，on chip protection circuit是目前IC设计以及制备的重要研究领域之一。
附件下载：
研究生教育
